Новый тип памяти изменит архитектуру компьютеров

[Touareg]

Я всегда смеялся над "проповедниками" кэш-памяти)))

Ну и зря кстати, кэш рулит. В любом современном процессоре много (сотни) миллионов транзисторов, и бОльшая часть из них - кэш. Сразу видно ты никогда не программировал близко к железу, когда основной вопрос не "быть или не быть", а "вычислять или хранить".

 

[SLoNiCK]

Низко летаете, господа. Прямое отображение винта в адресное пространство процессора - мелко, банально. Даешь всю память как регистровый файл процессора!!!

 

[Touareg]

Низко летаете, господа. Прямое отображение винта в адресное пространство процессора - мелко, банально. Даешь всю память как регистровый файл процессора!!!

Правильно, и материнскую плату уволить, а сокет процессорный переместить на блок питания. Вовнутрь.

 

[КьЮ]

Центральному процессору совершенно параллельно на разрадность шины, если по её краям стоят достаточно быстрые преобразователи необходимой ширины. Впридачу ещё и оптико-электронные.

Ну как сказать "параллельно"....
Или за одну инструкцию "выбросить" в шину байт (8), или слово (16), или 2 слова... (32)

Дать автомобилисту машину, развивающую 500км/ч и сказать ему, что за один день он может проехать не более 100 км.
Далеко он сможет уехать??

Ну и зря кстати, кэш рулит. В любом современном процессоре много (сотни) миллионов транзисторов, и бОльшая часть из них - кэш. Сразу видно ты никогда не программировал близко к железу, когда основной вопрос не "быть или не быть", а "вычислять или хранить".

А Celeron не является современным процессором???
По крайней мере по тесту он весьма несущественно проигрывает пню (с кэшем) при той же тактовой.

Ну я "сижу" на AVR например.
Ну там регистры для хранения есть, более того часть регистров атмеловцы засадили в ОЗУ не стесняясь.
Если вы кэш-памятью регистры считаете, тогда вопрос снят...
А если в общеупотребительном плане - то КЭШ - свехбыстродействующее ОЗУ.
Ну так с этим я не спорю.
Даешь ОЗУ в непосредственной близости от проца и как можно большего объема и быстродействия!!!
Зачем гусей-то смешить...

Кстати Вы на чем "сидите"?
Интересно найти единомышленников.
Я абсолютно серьезно.

PS: 2Touareg.
Приятно встретить идеалиста.
Но вот в офисных компьютерах неразумные офисные работники часто даже не оптимизируют файлы подкачки.
И получается, что система с 2^m (где m как правило >1 ))) ) гигабайтами памяти и 4-х ядерным пентиумом
благополучно жрет винт для файла подкачки.
Даже как-то неудобно говорить Вам такую пошлость...

 

[Эlton]

Ну как сказать "параллельно"....
Или за одну инструкцию "выбросить" в шину байт (8), или слово (16), или 2 слова... (32)

Видимо, моя фраза "достаточно быстрые преобразователи" не вполне прозрачна. Этим я хотел сказать, что преобразователи работают на более высокой частоте, чем ЦП, пропорциональной отношению его разрядности к ширине шины.
А по одному тонюсенькому оптическому проводнику можно передавать данные параллельно. Тогда и частоту умножать не потребуется.

 

[Mek_ph]

Ну я "сижу" на AVR например.
Ну там регистры для хранения есть, более того часть регистров атмеловцы засадили в ОЗУ не стесняясь.

AVR не тот случай, там память работает на частоте проца. И кэша нет. Но операции проц выполняет все равно только над регистрами (уж таков принцип работы АЛУ).

Ну как сказать "параллельно"....
Или за одну инструкцию "выбросить" в шину байт (8), или слово (16), или 2 слова... (32)

Как говорят в таких случаях "учи матчасть". Процессор напрямую шину не обрабатывает. То что шина последовательная совершенно не мешает процессору загрузить в регистр шины данные за один такт. И дальше не его забота. Выгрузка и загрузка сдвигового регистра - проблемы контроллера шины.

Просто удивительно, на фоне вашего хвастовства насчет работы с AVR, что вы не понимаете таких элементарных вещей как организация шин передачиданных.

 

[КьЮ]

Как говорят в таких случаях "учи матчасть". Процессор напрямую шину не обрабатывает. То что шина последовательная совершенно не мешает процессору загрузить в регистр шины данные за один такт. И дальше не его забота. Выгрузка и загрузка сдвигового регистра - проблемы контроллера шины.

Просто удивительно, на фоне вашего хвастовства насчет работы с AVR, что вы не понимаете таких элементарных вещей как организация шин передачиданных.

Я что-то говорил об обработке шины процессором напрямую???
Если у Вас 8-разрядная шина, то нафига процу 16-разрядный регистр шины)))
А последовательный интерфейс, который Вы только что описали и шина данных это не одно и то же, не кажется ли вам?
Процессор с последовательными шинами (!!!) в студию))) - заинтересовал такой курьез

AVR не тот случай, там память работает на частоте проца. И кэша нет. Но операции проц выполняет все равно только над регистрами (уж таков принцип работы АЛУ).

Ну и слава Богу - везде бы так, про то и речь)))

1)Видимо, моя фраза "достаточно быстрые преобразователи" не вполне прозрачна. Этим я хотел сказать, что преобразователи работают на более высокой частоте, чем ЦП, пропорциональной отношению его разрядности к ширине шины.
2)А по ОДНОМУ тонюсенькому оптическому проводнику можно передавать данные параллельно. Тогда и частоту умножать не потребуется.

1) Зачем???
Зачем самолетом переправлять груз из каслей в Снежинск (например), если укладка груза в самолет занимает 2 часа.
(а выгрузка и того больше времени )
Чтобы оставить водителей 5-ти автомобилей без работы??


2) КаК????
Вы наверное имеете ввиду частотное разделение???
Лазеры разной длины волны??
Пространственное разделение???
Ну тогда по-любому не один проводничек потребуется...

 

[Mek_ph]

А по одному тонюсенькому оптическому проводнику можно передавать данные параллельно. Тогда и частоту умножать не потребуется.

Оптический кабель всем хорош кроме того что дороже и нежнее. Если справляется электрический то зачем использовать более дорогой оптический?
Есть конечно ситуации, такие как например гальваническая развязка, когда не в скорости дело...

Если у Вас 8-разрядная шина, то нафига процу 16-разрядный регистр шины)))

Если процессор 16 битный, то очень даже нафига, чтобы за один такт два бацта загружать. А если процессор 32 битный, то и буферный регистр имеет смысл делать 32 битным...

А последовательный интерфейс, который Вы только что описали и шина данных это не одно и то же, не кажется ли вам?

А я где-то описал последовательный интерфейс? В общем случае шина данных это конечно несколько другой уровень иерархии.

Процессор с последовательными шинами (!!!) в студию))) - заинтересовал такой курьез

Ну раз Вы такой придумали, то и тащите в студию...

1) Зачем???
Зачем самолетом переправлять груз из каслей в Снежинск (например), если укладка груза в самолет занимает 2 часа.
(а выгрузка и того больше времени )
Чтобы оставить водителей 5-ти автомобилей без работы??

Я может немного не понял название темы, но мне кажется что проблемы грузоперевозок обсуждаются в другой ветке .

2) КаК????
Вы наверное имеете ввиду частотное разделение???
Лазеры разной длины волны??

Оба этих способа с успехом применяются в оптоволоконных линиях связи. Правда не совсем понятно зачем они в обычном компе... Поскольку непонятно зачем там оптическая линия связи. Ну разве что для понту.

 

[КьЮ]

Цитата(КьЮ @ 8.11.2009, 14:17)
А последовательный интерфейс, который Вы только что описали и шина данных это не одно и то же, не кажется ли вам?


А я где-то описал последовательный интерфейс? В общем случае шина данных это конечно несколько другой уровень иерархии.

Ну раз Вы такой придумали, то и тащите в студию...

Вот Ваша цитата:

То что шина ПОСЛЕДОВАТЕЛЬНАЯ совершенно не мешает процессору загрузить в регистр шины данные за один такт. И дальше не его забота. Выгрузка и загрузка СДВИГОВОГО РЕГИСТРА - проблемы контроллера шины.

Я его придумал??? Да нет, меня эти слова не вдохновили на создание такого динозавра

Я может немного не понял название темы, но мне кажется что проблемы грузоперевозок обсуждаются в другой ветке .

Да с грузоперевозками как раз проблем то и нет)))
Потому как очевидно, что самолетом на небольшие расстояния возить - дольше собираться)))
А вот похожая ситуация с организацией взаимодействия между компонентами МПС (не министерства путей сообщения))) ) очевидна не всем

Если процессор 16 битный, то очень даже нафига, чтобы за один такт два бацта загружать. А если процессор 32 битный, то и буферный регистр имеет смысл делать 32 битным...

Не спорю)))
Процессор крутой, а то что у шины меньшая разрядность, так кого это беспокоит)))
Кроме самих несчастных разработчиков МПС.

Маркетологам всех мастей такая ситуация на руку...

 

[Mek_ph]

Вот Ваша цитата:

Цитата
Процессор напрямую шину не обрабатывает. То что шина последовательная совершенно не мешает процессору загрузить в регистр шины данные за один такт. И дальше не его забота. Выгрузка и загрузка сдвигового регистра - проблемы контроллера шины.

Я его придумал??? Да нет, меня эти слова не вдохновили на создание такого динозавра

Ну и где здесь про процессор с последовательным интерфейсом? Речь в цитате (кстати, не стоит выдергивать из контекста) идет о взаимодействии между процессором и контроллером шины. Хоть иногда читай то на что отвечаешь.

 

[Эlton]

1) Зачем???
Зачем самолетом переправлять груз из каслей в Снежинск (например), если укладка груза в самолет занимает 2 часа.
(а выгрузка и того больше времени )
Чтобы оставить водителей 5-ти автомобилей без работы??

В цифровой электронике не всегда всё так, как и при грузоперевозках. Своими неудачными аллегориями вы всё дальше уводите в лес. Не имею желания больше обсуждать этот вопрос.

2) КаК????
Вы наверное имеете ввиду частотное разделение???

Естественно. Например, хорошо отработанную технологию спектрального уплотнения.

Лазеры разной длины волны??

Почему бы и нет? Не сегодня, так завтра.

Пространственное разделение???
Ну тогда по-любому не один проводничек потребуется...

И такой способ тоже может и должен использоваться.

 

[КьЮ]

Ну и где здесь про процессор с последовательным интерфейсом? Речь в цитате (кстати, не стоит выдергивать из контекста) идет о взаимодействии между процессором и контроллером шины. Хоть иногда читай то на что отвечаешь.

Ну это надо по функциональной схеме смотреть...
Возможно недопонял я.

Т.е имеем по вашим словам:
проц, контроллер шины, саму последовательную шину.
Какую шину?
Данных, адреса, управления???
Но именно ПОСЛЕДОВАТЕЛЬНУЮ, потому как СДВИГОВЫЙ регистр "рожден" для преобразования параллельного
кода в последовательный...

Я рад что ты понимаешь как называется то что ты делаешь.
Кстати, придумывать за собеседника то чего он не писал а потом требовать от него это "в студию" также является троллингом.

Как говорят в таких случаях "учи матчасть". Процессор напрямую шину не обрабатывает. То что шина последовательная совершенно не мешает процессору загрузить в регистр шины данные за один такт. И дальше не его забота. Выгрузка и загрузка сдвигового регистра - проблемы контроллера шины.

Я про троллинг убрал (научные дискуссии не надо превращать во флейм), но вопрос не снимается.
Мне интересна функциональная схема на которой будет процессор, последовательная шина, сдвиговый регистр, контроллер шины, осуществляющий выгрузку и загрузку из него данных...

 

[Эlton]

Оптический кабель всем хорош кроме того что дороже и нежнее. Если справляется электрический то зачем использовать более дорогой оптический?

Про нежность оптического кабеля недопонял. Медные проводнички на материнке тоже нежные.
В том то и дело, что электрическая шина не справится по скорости. С этого момента дискуссия по шинам и началась:
http://www.vega-int.ru:8080/phorum/index.p...t&p=1339767

Я его придумал??? Да нет, меня эти слова не вдохновили на создание такого динозавра

А что вдохновило разработчиков на создание последовательных интерфейсов USB, SATA, FireWire, тот же SPDIF? Живут, развиваются и особо не кашляют.

 

[КьЮ]

2Эlton.
Какой толщины и конструкции кабель (в смысле среда передачи сигнала) хоть оптический, хоть электрический сделают, таким он и будет в плане "нежности" по механическим характеристикам.
Оптические кабели найдут свое место в МПС - в квантовом компьютере)))

А что вдохновило разработчиков на создание последовательных интерфейсов USB, SATA, FireWire? Живут, развиваются и особо не кашляют.

Очень важный вопрос.
Тут кстати весьма прочны позиции RS232 и RS485. (в последнем стандарт "разрешает" установление связи до килОметра,
RS-232 - до 15м, что тоже немало)
А вдохновило их желание "привязать" различные внешние модули к МПС с использованием наименьшего количества проводов, также при этом повысить помехоустойчивость и максимальную длину линии связи.
В последнее время последовательные ИФ заняли еще более прочные позиции, так как быстродействие
логических схем постоянно повышается, стоимость их изготовления и размеры постоянно снижаются.
Так в принципе и должно быть. Что может быть для разработкика естественнее, чем "связывание" модуля с компом через несколько (одну две на данные, в ряде случаев отдельные - на синхроинзацию) линий)))

Но есть вещи, по природе своей параллельные...

 

[КьЮ]

Цитата(КьЮ @ 8.11.2009, 14:17)
1) Зачем???
Зачем самолетом переправлять груз из каслей в Снежинск (например), если укладка груза в самолет занимает 2 часа.
(а выгрузка и того больше времени )
Чтобы оставить водителей 5-ти автомобилей без работы??

В цифровой электронике не всегда всё так, как и при грузоперевозках. Своими неудачными аллегориями вы всё дальше уводите в лес. Не имею желания больше обсуждать этот вопрос

Я не говорил слово ВСЕГДА....

А в случае "медленного" процессора "быстрая" шина будет большю часть времени "стоять", равно как и этот несчастный самолет... При этом по сложности она будет значительно сложнее чем некоторое количество долбаных проводников!!!

Ну не спорю, избавитесь вы от "лишней" печати, повысите помехоустойчивость, но всеравно это както неестественно....

На элементах МПС (модули памяти, процер, платы расширения) деталюшек то добавится))

Цитата
2) КаК????
Вы наверное имеете ввиду частотное разделение???

Естественно. Например, хорошо отработанную технологию спектрального уплотнения.


Цитата
Лазеры разной длины волны??

Почему бы и нет? Не сегодня, так завтра.


Цитата
Пространственное разделение???
Ну тогда по-любому не один проводничек потребуется...

И такой способ тоже может и должен использоваться.

Да, все это прекрасно и здорово))
Но не для того чтобы две микры (не квантовые) на плате "дружить"

PS:
Что касается PRAM.
Вот например:
http://www.ixbt.com/news/all/index.shtml?09/05/63

Как явствует из статьи это довольно "капризный" тип памяти, который однако
с большой долей вероятностью станет в будущем "начинкой" флешек и твердотельных винтов.
Да что "станет"...
Память разработана гнусмасовцами, которые уже делают на её основе флэшки 32 Гб:
http://www.cyberstyle.ru/newsline/view/537

Но с ОЗУ закавыка.
Память PRAM расчитана на 100 000 000 (100 миллионов) циклов перезаписи.
Процессор же "дергает" оперативку гораздо интенсивнее...
Динамической же памяти пофиг на число циклов перезаписи, она же по существу является набором кондеров, например, которые для того и нужны чтобы их заряжали-разряжали)))

Ну имея такую статическую "ОЗУ" на плате (в дополнению к динамической памяти конечно ), впрочем сэкономишь время на "подгрузке" наиболее часто используемых приложений.

И конечно с флэхи быстродействующей, "изображающей из себя" ОЗУ грузится все будет быстрее)))
Но вот необходимость "перепахивать" архитектуру компьютера из-за этого события лично я не вижу

 

[Mike22]

Будущее уже здесь!

Очередная ежегодная февральская конференция ISSCC 2011 в Сан-Франциско обещает раскрыть массу интересных подробностей относительно новейших и будущих микропроцессорных архитектур и перспективным технологиям памяти.
Никогда ещё в рамках одной площадки не было представлено так много готовых к внедрению новейших технологий, включая память с изменяемой фазой вещества (Phase-Change Memory, PCM), магниторезистивную память (Magnetoresistive RAM, MRAM) и резистивную RAM (RRAM). Подчеркнём, на ISSCC 2011 разработчики планируют показать готовые к коммерческому внедрению на существующих CMOS-процессах образцы, а не теоретические выкладки с обещанием счастья в далёком будущем.

Инженеры компании Numonyx, бывшего СП Intel и STMicroelectronics, а ныне ставшей собственностью компании Micron, расскажут о 1-Гб чипе Phase-Change Memory (PCM), адаптированному к 45-нм CMOS-процессу. Площадь кристалла памяти составила 37,5 кв. мм. Скорость чтения — 266 МБ/с. Подобной производительности уже достаточно для исполнения вычислений на кристалле памяти, что оставляет один шаг до энергонезависимого ОЗУ. Память Phase-Change Memory, напомним, работает подобно перезаписываемому оптическому диску, когда каждая ячейка под воздействием локального нагрева может становиться аморфной или кристаллической.

Ещё одной демонстрацией Phase-Change Memory станет доклад о совместной разработке STMicroelectronics и Numonyx — 4-Мб встраиваемой PCM (90-нм техпроцесс). Доступ в режиме чтения составляет 12 нс, что приближает PCM по данному показателю к скорости работы DRAM и SRAM-памяти. Именно такая память вскоре заменит DRAM и SRAM-буферы памяти в SSD-накопителях, гарантируя сохранение данных на флэш-винчестерах в любой момент времени, защищая от потерь данных в случае проблем с энергопоставками даже временную информацию в буфере.

Компания Toshiba на конференции расскажет о 64-Мбит магниторезистивной памяти MRAM. В такой памяти ячейка представляет собой миниатюрный участок намагниченности, подобный поверхности привычного жёсткого диска. Скорость чтения таких чипов достигает 30 нс при неограниченном цикле стирания/записи. Также Toshiba расскажет об усовершенствованном сигнальном интерфейсе ферроэлектрической (сегнетоэлектрической) энергонезависимой памяти FeRAM (Ferroelectric RAM), дающем возможность увеличить плотность записи и скорости доступа данного типа памяти.

Из более экзотических типов памяти можно отметить разработку компании Unity Semiconductor. Используя 130-нм техпроцесс, разработчики создали 64-Мб Conductive-Metal-Oxide память (CMOx). Одна из уникальных особенностей CMOx памяти заключается в сравнительно простом послойном наращивании объёма чипа, что обещает уже в рамках 45-нм техпроцесса создать 64-Гб микросхему, делая решение одним из простых и дешёвых в плане себестоимости.

www.fcenter.ru​

Крышу сносит от таких новостей!

Я думаю совсем скоро мы увидим разработки новых компьютерных архитектур с "плоской" моделью памяти,
в противовес к нынешним иерархическим - кэш <=> ОЗУ <=> HDD/ПЗУ(и т.п.).
Разделение памяти на оперативную и постоянную уйдёт в прошлое, будет просто память (о чём я говорил год назад в первом сообщении этой ветки).

 

[Q_star]

Будущее уже здесь!

www.fcenter.ru​

Крышу сносит от таких новостей!

Я думаю совсем скоро мы увидим разработки новых компьютерных архитектур с "плоской" моделью памяти,
в противовес к нынешним иерархическим - кэш <=> ОЗУ <=> HDD/ПЗУ(и т.п.).
Разделение памяти на оперативную и постоянную уйдёт в прошлое, будет просто память (о чём я говорил год назад в первом сообщении этой ветки).

Ну естественно - все должно быть на уровне архитектуры просто как валенок)
Зачем гусей смешить многоуровневой архитектурой памяти)
У человека в мозгах никаких "винтов" нет и...все равно работает...)

 

[SLoNiCK]

Я думаю совсем скоро мы увидим разработки новых компьютерных архитектур с "плоской" моделью памяти,
в противовес к нынешним иерархическим - кэш <=> ОЗУ <=> HDD/ПЗУ(и т.п.).

Я думаю в ближайшие 10 лет мы такое увидим разве что во встроенных системах. Энергонезависимая память - хорошо, но ни кэш процессора - по скорости, ни HDD - по объему, она заменить не сможет. В ближайшие 5 лет такая память может вытеснить обычную и флэш из мобильных устройств, и все, пожалуй.
Да и преимущества плоской модели глобальной памяти как-то не очевидны. Собственно, можно и на нынешнем железе такое сделать. Но смысл?

 

[Q_star]

Я думаю совсем скоро мы увидим разработки новых компьютерных архитектур с "плоской" моделью памяти,
в противовес к нынешним иерархическим - кэш <=> ОЗУ <=> HDD/ПЗУ(и т.п.).

Я думаю в ближайшие 10 лет мы такое увидим разве что во встроенных системах. Энергонезависимая память - хорошо, но ни кэш процессора - по скорости, ни HDD - по объему, она заменить не сможет. В ближайшие 5 лет такая память может вытеснить обычную и флэш из мобильных устройств, и все, пожалуй.
Да и преимущества плоской модели глобальной памяти как-то не очевидны. Собственно, можно и на нынешнем железе такое сделать. Но смысл?

Ну да, до "суперпамяти" с быстродействием ОЗУ и объемом HDD еще ой как далеко)
Однако смысл "плоской" модели также прост как валенок - уже загруженные и готовые к выполнению программы сидят себе в "ОЗУ" и ждут пока к ним обратятся.
Не надо ставить, не надо грузить.
Хочешь - можешь в "горячем" режиме подсоединить дополнительные "мозги".
Я не оговорился - ячейки "памяти" можно организовать по принципу нейронов
Впрочем меня "увело" от темы.

В современной ВТ все проще - лишняя "ветвистость" также ни к чему.
В частности концепция "виртуальной" памяти стара как мир...

 

[SLoNiCK]

Однако смысл "плоской" модели также прост как валенок - уже загруженные и готовые к выполнению программы сидят себе в "ОЗУ" и ждут пока к ним обратятся.
Не надо ставить, не надо грузить.

Ну и что мешает сейчас сделать ОЗУ еще одним уровнем кэша, чья работа непрозрачна для пользователя или программиста, а место жестких дисков и пр. накопителей отображать в плоском адресном пространстве?
Собственно, плоская модель памяти никаких преимуществ или упрощений на данный момент не несет. Даже наоборот, при разной скорости доступа к различным областям такой памяти - только проблемы. А гомогенной высокоскоростной энергонезависимой памяти, которая бы реально позволила создать аналог современного ПК с такой архитектурой, пока что нет и в ближайшем будущем не предвидится.