Процессоры Amd

[Mike22]

Я ни с кем не спорил. Та выдержка, что вы привели, только подтверждает мои слова.
Архитектура современных процессоров общего назначения очень сложна, стоимость их разработки заоблачна.
Чистых CISC`ов B) давно не существует.
Фактически сейчас процессоры превратились в набор RISC-модулей (ASIC, если хотите) + контроллер кеша/памяти + препроцессор с микрокодом, управляющий загрузкой всего этого безобразия.
Я даже скажу больше - именно желание сохранить и обеспечить обратную совместимость и при этом повышать производительность и привело к подобной архитектуре.

 

[be-open]

Я ни с кем не спорил. Та выдержка, что вы привели, только подтверждает мои слова.
Архитектура современных процессоров общего назначения очень сложна, стоимость их разработки заоблачна.
Чистых CISC`ов B) давно не существует.
Фактически сейчас процессоры превратились в набор RISC-модулей (ASIC, если хотите) + контроллер кеша/памяти + препроцессор с микрокодом, управляющий загрузкой всего этого безобразия.
Я даже скажу больше - именно желание сохранить и обеспечить обратную совместимость и при этом повышать производительность и привело к подобной архитектуре.

Думаю самое узкое место в архитектуре фон Неймана - общая шина для инструкций и данных, ситуацию в некоторой степени спасает повышение тактовой частоты и более агрессивное кэширование. Или смена архитектуры.

 

[amk]

1 Такого у меня нет. Да и не нужен он уже .
...
2 Ну и что, это не повышает быстродействие.
...
3 Микрокод же это программа, зашитая в процессоре, позволяющая ему принимать и исполнять сложные команды, нативной поддержки которых у него изначально нет.

1 не было никакой системы команд у этой машины - можно любую было организовать
это машина специально для разработчика систем команд построена была.

2. быстродействие чего ?
быстродействие системы в целом определяется сначала её архитектурой,
а система команд - это способ управления этой архитектурой.

3. Какая ещё там программа в процессоре ?
Всё началось с простой ROM - формирователя служебных сигналов для
устройств процессора и внешних устройств (памяти, внешних регистров системы ...) -
простой микропрограммный автомат.
А "сложные команды", если это дозволено архитектурой,
пусть лучше этим авоматом обрабатываются, чем десятком-сотней-... инструкций программы
в нашем её обычном понимании.
Пример: сложная инструкция, которой вроде ещё нигде нет -
CLRALLMEM - заполнить нулями всю память,
кстати в AVR она возможна,а в Intel и AMD - нет, надеюсь не надо обьяснять почему ?


И что значат Ваши слова о том что RISC и FPU несовместимы - совершенно неверное утверждение.


_________
Модератору - пора наверное тему прикрыть ввиду полной её бесполезности.

 

[Morticia]

Извините, что влезаю в мужской разговор. Я "чайник", но учиться никогда не поздно...
Вот из злополучной википедии (раз уж принято на нее ссылаться):

Наиболее распространенная архитектура современных настольных, серверных и мобильных процессоров построена по архитектуре Intel x86 (или х86-64 в случае 64-разрядных процессоров). Формально, все х86-процессоры являлись CISC-процессорами, однако новые процессоры, начиная с Intel486DX, являются CISC-процессорами с RISC-ядром. Они непосредственно перед исполнением преобразуют CISC-инструкции процессоров x86 в более простой набор внутренних инструкций RISC.
В микропроцессор встраивается аппартный транслятор, превращающий команды x86 в команды внутреннего RISC-процессора. При этом одна команда x86 может порождать до 4 RISC-команд. Исполнение команд происходит на суперскалярном конвейере одновременно по несколько штук.
Это потребовалось для увеличения скорости обработки CISC-команд, так как известно, что любой CISC-процессор уступает RISC-процессорам по количеству выполняемых операций в секунду. В итоге, такой подход позволил и поднять тактовую частоту CPU.

Насколько я поняла, современные процессоры все же более CISC, нежели RISC.

 

[be-open]

Насколько я поняла, современные процессоры все же более CISC, нежели RISC.

Это скорее движение в угоду рынку, как известно продаются мегагерцы. И мало кого интересует какой ценой они достигаются и сколько стоят накладные расходы по очистке конвейера при неверном предсказании. Вообще все, что выше пентиума 3 на 800Мгц - игровая или профессиональная машина. Или неправильно используемая.

 

[Sam]

Самые лучшие процы Viа C7 по производительности/энергопотреблению/стоимости.

 

[be-open]

Самые лучшие процы Viа C7 по производительности/энергопотреблению/стоимости.

Если в комплекте с мамой формата нано ITX.

 

[Mek_ph]

Я ни с кем не спорил. Та выдержка, что вы привели, только подтверждает мои слова.
Архитектура современных процессоров общего назначения очень сложна, стоимость их разработки заоблачна.
Чистых CISC`ов давно не существует.
Фактически сейчас процессоры превратились в набор RISC-модулей (ASIC, если хотите) + контроллер кеша/памяти + препроцессор с микрокодом, управляющий загрузкой всего этого безобразия.
Я даже скажу больше - именно желание сохранить и обеспечить обратную совместимость и при этом повышать производительность и привело к подобной архитектуре.

:huh:

Я так понимаю разговор продолжать бесполезно.
А теперь маленькая иллюстрация по теме:

Автомобиль это мотоблок. Почему? Потому что мотоблок содержит двигатель и минимальную конструкцию. Все это есть и в автомобиле. И даже в самолете. Следовательно и автомобиль и самолет это сложные механизмы на базе мотоблока.....


Ничего не напоминает?

Так вот. То что CISC процессор, да и любой другой содержит в своем наборе команды, которые поддерживаются RISCом очевидно. Но это не значит что все процессоры набор RISC. В маразм можно вогнать что угодно. RISC - минимальный набор команд для функционирования системы и реализации всех остальных функций. Если процессор поддерживает большее число команд, то это уже не RISC.
Можно находить много разных мотоблоков в автомобиле (мотоблок движущий, мотоблок дворников, мотоблок бензонасос...), но это уже маразм. Так и разбивать процессор на много RISC глупость. Да и не будут остальные блоки работать без основной части, то есть они не удовлетворяют минимальным требованиям.....
Считаю дальнейший разговор бессмысленным.....

 

[Mike22]

Mek_ph, будьте проще, не стОит оно того, мир не из двух красок состоит, он больше из полутонов.
Я ни о чём ни с кем не спорю, я говорю о том как ситуация на самом деле обстоит и рассуждаю.

Ещё раз повторю - ни один из современных процессоров общего назначения не является CISC-процессором, но они и не RISC в полной мере, это очень сложная конструкция.
Система комманд процессоров x86 не является однородной, она состоит из подмножеств, часть из которых выполняется "найтивно", часть разбивается на подкомманды и распараллеливается.
Сами процессоры перестали быть единым вычислительным устройством, они состоят из модулей у которых разное назначение, разная архитектура и у которых есть своё внутреннее ПО.
Плюс ко всему многоядерность.
Всё это уже скорее напоминает сверхсложные программируемые логические матрицы чем классические архитектуры процессоров.

 

[Morticia]

И что значат Ваши слова о том что RISC и FPU несовместимы - совершенно неверное утверждение.

Может быть, имелось в виду, что раз RISC построен на основе минимального набора команд, то он не может содержать в себе FPU по определению.

 

[SLoNiCK]

По сабжу: кто-нить встречался с упоминанием конкретного кода, который демонстрирует этот TLB-баг? А то как-то много шума "в общем и целом" и мало воплей разгневанных пользователей...

Mek_ph

очевидно, наличие FPU это уже не RISC.
Это не так. Подавляющее большинство семейств процессоров, формально относящихся к RISC, этим FPU очень даже обладают.

Автомобиль это мотоблок. Почему? Потому что мотоблок содержит двигатель и минимальную конструкцию. Все это есть и в автомобиле. И даже в самолете. Следовательно и автомобиль и самолет это сложные механизмы на базе мотоблока.....
Ну, если Вы, разобрав автомобиль, обнаруживаете, что он состоит из сидений (x86), прикрученных к кузову (декодер инструкций), который поставлен на 4 мотоблока (ФУ, исполняющие RISC-подобные атомарные операции), то применительно к скоростным хар-кам логично рассматривать именно это мотоблоки и, в определенной степени, их способ сопряжения с кузовом. Сидения - не более чем объективное требование давно сформировавшейся человеческой анатомии (багажа софта архитектуры x86).

RISC - минимальный набор команд для функционирования системы и реализации всех остальных функций.
Крайне расплывчатое определение. Какой системы и каких остальных функций? В свете данного определения не могли бы Вы назвать какой-нить современный RISC-процессор?

Sam
Самые лучшие процы Viа C7 по производительности/энергопотреблению/стоимости.
К сожалению, сами по себе они исчезли вместе с S370. А если говорить про связку "проц-мать", то лучше уж что-нить вроде INTEL D201GLY/INTEL D201GLY2. Сравните цены и производительность:
http://www.irsural.ru/comp/catalog/motherb...duct-35426.html
http://www.irsural.ru/comp/catalog/motherb...duct-19514.html

Morticia
Насколько я поняла, современные процессоры все же более CISC, нежели RISC.
Современные процессоры - это ядрёная солянка из RISC, векторного параллелелизма, VLIW, OoO исполнения, суперскалярности и еще кучи принципов и технологий с громкими названиями.

 

[Morticia]

RISC - минимальный набор команд для функционирования системы и реализации всех остальных функций.
Крайне расплывчатое определение. Какой системы и каких остальных функций?

А по-моему, довольно точное (уж поточнее википедии). И аналогия с автомобилем все просто объясняет. По крайней мере, такому чайнику, как я. Если у вас есть более точное определение RISC, приведите, пожалуйста. :lol:

Morticia
Насколько я поняла, современные процессоры все же более CISC, нежели RISC.
Современные процессоры - это ядрёная солянка из RISC, векторного параллелелизма, VLIW, OoO исполнения, суперскалярности и еще кучи принципов и технологий с громкими названиями. [/color]

Ага, громкие названия на этом форуме, похоже любят <_<

 

[SLoNiCK]

Morticia

>>RISC - минимальный набор команд для функционирования системы и реализации всех остальных функций.
>Крайне расплывчатое определение. Какой системы и каких остальных функций?
А по-моему, довольно точное (уж поточнее википедии).
Ну хорошо, вот например всю целочисленную арифметику над числами конечной разрядности можно реализовать при помощи прибавления единички к числу в регистре, убавления единички и операций логического сравнения 2 регистров на предмет равенства. Может даже чего лишнего написал. Означает ли это, что все процессоры, в части целочисленки обладающие дополнительными командами, содержат избыточный функционал и RISC-процессорами не являются?

И аналогия с автомобилем все просто объясняет.
Ну, если хотите аналогий, то более корректно было бы сказать. что CISC-автомобиль находится в кузове БелАЗа, перед которым едет дистанционно управляемый асфальтоуклачдик.

Если у вас есть более точное определение RISC, приведите, пожалуйста
А нет его. Точнее, их есть, и в большом количестве, но если применительно к ним рассматривать реально существующие процессоры, то получится, что "настоящий RISC-процессор" - это абстрактный сферический конь в вакууме, в реальности не встречающийся.

 

[dodik]

во во...гигабайт+интел>производительность и мало проблем...

 

[Stas]

Призводительность такого решения намного ниже. К тому-же большинство RISC выполняют простые команды за один такт, а у интел и амд конвейер, да к тому-же не маленький.
Типичный пример RISC: архитектура ARM, на которой делают смартфоны, карманники, терминалы и т.п.
Как правило это архитектура микроконтроллеров (MCS51, AVR, AVR32, ARM и т.п.), кстати, ARM изначально микроконтроллер.

А что, классическая MCS51 -RISC????? Однако... 12 тактов командный цикл, +наличие излишних команд = это старый классический CISC.
RISC это MSP430/AVR/ARM/MIPS.

Конвеер - цепь регистров м/у операционными устройствами процессора. Служит для увеличения тактовой частоты процессора, сохраняя промежуточные результаты прохождения данных на каждом такте, фиксируя задержку распространения сигнала по логической цепи.
То что называется команда за такт - скрыто от пользователя. К примеру ARM7 имеет 3 фазы конвейра: выборка, декодирование и выполнение, у MIPS-I пять таких ступеней (выборка команды, дешифрация, исполнение, выборка из памяти, обратная запись) , в итоге на каждом такте процессора происходит завершение выполнения команды, и несколько команд находятся в процессе исполнения. Та же модификация MCS51 от SilLab имеет 4 стадии конвейра...
Вроде существуют тн статические процессоры (не тактируемые в классическом смысле) - но их ниша малопотребляющие, не критичные к производительности системы.
Сущность выражения "Длинна конвейера" - это доступность данных при выполнении задачи последовательных расчетов типа {a+b}-c. Те -с нельзя сделать пока не получим {a+b} = Такты ожидания (если конвейр защищенный) или потеря данных. Условные переходы не рассматриваем. Для снятия этого ограничения в конвеере реализуют различные обходные пути данных на различных фазах конвейера, развитое программное обеспечение, отслеживающее прохождение данных (ассемблер+голова <_< кто программировал DSP от TI на asm меня поймет.)
Есть теория микропрограмных автоматов (получила развитие от IBM 360), есть множество реализаций - к примеру схема Уилкса (все учились в институтах, да ?). Суть от этого не меняется - регистр +ОЗУ/ПЗУ с микрокомандами + логика програмных переходов в обратной связи (может реализована на ОЗУ/ПЗУ как таблица перекодировки) + выходы возбуждения внешней схемы. Любую сложную команду можно разложить на последовательность простых операций, управляемых автоматом или связкой автоматов (к примеру на разных стадиях конвейера). Судя по всему микрокод загружаемый в процессоры INTEL/AMD и тп есть содержимое логики програмных переходов...

 

[Mek_ph]

А что, классическая MCS51 -RISC????? Однако... 12 тактов командный цикл, +наличие излишних команд = это старый классический CISC.

А где я писал про классический?

Пример:

AP180
Высокопроизводительный 8-разрядный микроконтроллер семейства MCS51
Отличительные особенности:

Высокобыстродействующее ядро ЦПУ с RISC-архитектурой
- 1 такт синхронизации на машинный цикл
- Рабочая частота 0…16 МГц
- Опциональная переменная длина MOVX для доступа к быстрым/медленным периферийным устройствам
- Двойные указатели данных с автоматическим инкрементирование/декрементированием и переключающимся выбором
- Совместимость с набором инструкций стандартного промышленного микроконтроллера 80C32

http://www.gaw.ru/html.cgi/txt/ic/Amic/mic...mcs51/AP180.htm

 

[Stas]

Классический MCS51 это http://www.intel.com/design/mcs51/cf_51.htm,
а то что Вы приводите, вместе с С8051Fxxx, DS320 и тп это уже не MCS51, а програмно совместимые клоны...

 

[Mek_ph]

Классический MCS51 это http://www.intel.com/design/mcs51/cf_51.htm,
а то что Вы приводите, вместе с С8051Fxxx, DS320 и тп это уже не MCS51, а програмно совместимые клоны...

Вы сами то читали документ по этой ссылке?

Intel's 8-bit MCS® 51 family of microcontrollers is a leading choice for embedded control. This Classic family consists of CHMOS versions of all the original 8-bit microcontrollers that introduced the MCS 51 microcontroller family. Intel offers a wide variety of on-board memory in EPROM, ROM and OTP, as well as CPU-only microcontrollers. Intel's proven CHMOS technology provides lower power, higher integration and higher performance.

Тут ясно сказано про семейство MCS 51.

 

[EnErGiZeR]

Чёт тема сдохла...

eBrazos (AMD Fusion) для встраиваемых решений появится 19.01.2011

19 января 2011 года компания AMD собирается представить очередную итерацию платформы Fusion Brazos. Новинка рассчитана на применение в первую очередь во встраиваемых решениях, тонких клиентах, устройствах для торговых залов и т.п.

Платформа из ряда G-Series получит название eBrazos. Ее главная особенность заключается в применении двухъядерного процессора, который соседствует с интегрированной графикой в монолитном кристалле и имеет максимальный уровень энергопотребления в районе 9 Вт. При необходимости из этого чипа путем отключения функциональных блоков можно сделать 5-ваттный одноядерный CPU. Согласитесь, весьма неплохо, с учетом использования гораздо более быстрой и прогрессивной архитектуры, нежели в Intel Atom.

Более подробно о новинке можно почитать например здесь, благо ранних прогнозов на эту тему в Сети опубликовано достаточно.

Очевидно адванст микро девайсез нацелена на рынок планшетов... Только вот в чём архитектура гораздо более быстра и прогрессивна, нежели Intel Atom, мне совершенно не ясно.